DK-DEV-10CX220-A 보드 해석

 Target fpga : Intel Cyclone 10 GX series

Target Board : DK-DEV-10CX220-A

Fpga used on EvalBoard : 10CX220YF780E5G

 

Intel Pin connection Guidelines 문서를 참고했습니다.

 

1. JTAG Pins

 

 

TDO(Output) : Dedicated JTAG test data output pin

- If the JTAG interface is not used, leave the TDO pin unconnected.

 

JTAG 테스트 데이터 출력 핀 입니다. JTAG을 사용하지 않을 시 플로팅 시켜야 하며, 사용시엔 위 회로도와 같이 10k옴으로 풀업하면 됩니다.

 

TMS(Input) : Dedicated JTAG test mode select input pin.

- Connect this pin to a 1–10-kΩ pull-up resistor to VCCPGM.

- If the JTAG interface is not used, connect the TMS pin to VCCPGM using a 1-kΩ resistor. This pin has an internal 25-kΩ pull-up.

- Do not drive voltage higher than 1.8-, 1.5-, or 1.2-V VCCPGM supply for the TMS pin. TheTMS input pin is powered by the VCCPGM supply.

 

JTAG 테스트모드 선택용 입력 핀 입니다. fpga 내부적으로 풀업되어 있습니다.(25k옴)

JTAG을 사용하지 않을 땐, VCCPGM에 1k옴으로 풀업하면되며, JTAG 사용할 땐 1~10k옴으로 풀업하면 됩니다. 개발보드에서는 10k옴으로 풀업한 것을 확인할 수 있습니다.

 

TRST(Input) : Dedicated active low JTAG test reset input pin. The TRST pin is used to asynchronously reset the JTAG boundary-scan circuit.

 

-  Utilization of the TRST pin is optional. If you do not use this pin, tie this pin through a 1-kΩ pull-up resistor to VCCPGM.

-  When you use this pin, ensure that the TMS pin is held high or the TCK pin is static when the TRST pin is changing from low to high.

-  To disable the JTAG circuitry, tie this pin to GND. This pin has an internal 25-kΩ pull-up.